본문 바로가기

Package Substrate

Package Substrate제품군의 이미지입니다.

Mobile Device와 PC의 핵심 반도체에 사용되는 Package 기판으로, 반도체와 메인보드간 전기적 신호 전달역할을 합니다. 일반 기판 보다 훨씬 더 미세한 회로가 형성되어 있는 고밀도 회로 기판으로, 고가의 반도체를 직접 메인 기판에 부착하게 될 때 발생하는 조립불량과 비용을 줄일 수 있습니다.

FCCSP (Flip Chip Chip Scale Package)

반도체 Chip 이 Wire bonding이 아닌 bump를 통해 뒤집어진 채로 기판과 연결되기 때문에 FCCSP(Flip Chip Chip Scale Package)라고 합니다. Mobile IT 기기의 AP(Application Processor) Chip 에 주로 사용됩니다.

  • FCCSP (Flip Chip Chip Scale Package) 제품 01
  • FCCSP (Flip Chip Chip Scale Package) 제품 02

General Features

  • High Performance : 반도체 Chip ↔ PCB 간 거리 최소화로 신호 유실이 적으므로 고성능 구현
  • High I/O : 미세 bump pitch 로 많은 수량의 I/O 를 형성

Application

  • Mobile Application Processor, Baseband 등

Why Samsung

제품(기술) 특장점

Wire bonding 과 달리 반도체(chip) 에 Area Array 로 Input / Output 를 형성하고 뒤집어(Flip) PCB 와 연결합니다.

FCCSP는 Wire bonding 과 달리 반도체(chip) 에 Area Array 로 Input / Output 를 형성하고 뒤집어(Flip) PCB 와 연결합니다.

Gold Wire 를 사용하는 WBCSP 와 비교해 전기적 신호의 이동 경로가 짧고, 많은 수의 Input / Output 를 형성할 수 있어 고밀도 반도체에 대응 가능합니다.

Gold Wire 를 사용하는 WBCSP 와 비교해 전기적 신호의 이동 경로가 짧고, 많은 수의 Input / Output 를 형성할 수 있어 고밀도 반도체에 대응 가능합니다.

BSP

세계 최초로 BSP(Blue Stencil Printing) 공법을 양산에 적용했습니다.

  • Available for fine bump pitch
  • Good for small bump risk
  • High productivity of bump processing
  • Competitive price by high productivity & high yield

이미지 구조Conventional공법 Metalmask, BSP(Blue Stencil Printing) Dry film

EPS

EPS (Embedded Passive Substrate)는 반도체 수동소자를 기판 내부에 내장한 기판입니다.

EPS(Embedded Passive Substrate)는 반도체 수동소자를 기판 내부에 내장한 기판입니다.

Decoupling capacitor 는 보통 power supply voltage level을 안정화하는데 사용되는데, 이를 기판 내부에 내장하면 Power / Ground network의 Impedance를 줄일 수 있습니다.

Power Supply Voltage Level을 안정화하는데 사용되는 Decoupling을 기판 내부에 내장 할 경우의 Evaluation Circuit과 비교 3D 도면입니다. 다음 내용 참조
(a) Evaluation Circuit 는 Output Capacitor, DC Power Suppy, DC-DC Converter, Input Capacitor, Decoupling Capacitors Targeted for Embedding로 구성
(b) Decoupling Capacitor Embedding 는 Output Capacitor, Input Capacitor, Embeded Decouping Capacitors로 구성 되어있음
Power Supply Voltage Level을 안정화하는데 사용되는 Decoupling을 기판 내부에 내장 할 경우의 내부 상세 배치도입니다. (c) Detailed Internal Layout는 Eliminating the inductance of Power/Ground network, GND Power, IC 로 구성

ETS

ETS (Embedded Trace Substrate)는 회로패턴이 절연재 안에 묻혀있는 형태의 회로 기판입니다.

ETS기판의 2가지 타입, 2Layer_buried trace과 3Layer buried trace에 대한 이미지입니다.

ETS 기판은 Coreless 구조로 Cost증가없이 미세회로 구현이 가능하여 Layer Down 설계에 용이합니다.(4L → 3L)

에칭공정이 패턴폭에 영향을 주지 않으므로, 회로폭을 정밀하게 제어할 수 있습니다.

Line-Up

Line-up by Specification

  • Mass Production
  • Sample Available
Line-up by Specification
Mass Production Sample Available
Routing Density Build-up L/S Mass Production9 / 12 Sample Available10 / 10
BVH / Pad Registration Mass Production60 / 90 Sample Available60 / 85
SRO Dia. SR Registration Mass Production64 ± 15 Sample Available55 ± 10
FC Bump Pitch (Peripheral) Mass Production35 Sample Available30
FC Bump Pitch (Area) Mass Production130 Sample Available125
Low Z-Height Core / PPG Mass Production60 / 25 Sample Available40 / 25
Cu / SR Thickness Mass Production10 ± 5 Sample Available8 ± 4

Certificate

Certificate

Certificate Certification Standards, Certification No, Issue Date, Expiry Date, Certification 등이 있습니다.
Certification Standards Certification No Issue Date Expiry Date Certification
ISO 14001 EMS_646840 2018-09-06 2021-09-05 Download PDF 파일
ISO 14001 20BK00223-UK 2016-06-25 2019-06-24 Download PDF 파일
ISO 50001 BK60004 2016-06-28 2019-06-27 Download PDF 파일
OHSAS 18001 BK50217 2016-06-25 2019-06-24 Download PDF 파일

Technical Article

Technical Article 문서의 제목, 날짜, 등록자, 신청하기 등을 제공합니다.

특허

US 8039761 (2011.10.18)Under fill 흐름 방지를 위한 Dam 형성 구조 특허 2016-07-14 관리자 신청하기

논문

Molecular dynamics study of thermal expansion of polymer 2016-07-14 관리자 신청하기

논문

Influence of Pd Thickness on Micro Void Formation of Solder Joints in ENEPIG Surface Finish 2016-07-14 관리자 신청하기