본문 바로가기 대메뉴 바로가기

Package Substrate

고밀도 회로 기판

모바일과 PC의 핵심 반도체에 사용되는 Package 기판으로, 반도체와 메인보드 간 전기적 신호 전달 역할 및 고가의 반도체를 외부 스트레스로부터 보호해주는 역할을 합니다. 일반 기판 보다 훨씬 더 미세한 회로가 형성되어 있는 고밀도 회로 기판으로, 고가의 반도체를 직접 메인 기판에 부착하게 될 때 발생하는 조립 불량과 비용을 줄일 수 있습니다.

FCCSP(Flip Chip Chip Scale Package)

반도체에 와이어 본딩을 통한 접합이 아닌 범프를 통해 뒤집어진 채로 기판과 연결되기 때문에 FCCSP(Flip Chip Chip Scale Package)라고 합니다. 주로 모바일 IT 기기의 AP(Application Processor) 반도체에 사용됩니다. 또한 Gold wire를 사용하는 WBCSP 와 비교해 전기적 신호의 이동 경로가 짧고, 많은 수의 Input / Output를 형성할 수 있어 고밀도 반도체에 대응 가능합니다.

적용분야
모바일 애플리케이션 프로세서, Baseband 등
FCCSP(Flip Chip Chip Scale Package) 부품. [1.반도체 Chip에 Solder를 Bumping. 2.접합한 반도체를 뒤집기(Flip) 3.뒤집은 반도체를 PCB기판에 Packing]

주요핵심기술

1. Bumping 구조도
FCCSP의 Bumping 구조(기판내 Bumping)되어 있는 Solder Ball
2. μBall Bump 공법
 μBall Bump 공법으로 Metal Mask에 Solder Paste를 고무롤러(Squeegee)로 밀어 접착시키는 Conventional 공법과 Metal Mask 사이에 작은 Solder Ball을 접착시키는 Micro Ball공법.
  • · Available for Fine Bump Pitch
  • · Good for Small Bump Risk
  • · Good Quality for Bump Characteristics

기판 종류

1. EPS(Embedded Passive Substrate) & EDS(Embedded Die Substrate)

EPS/EDS는 반도체 수동소자, IC 등을 기판 내부에 내장하여 양산이 가능한 기판입니다. Decoupling Capacitor는 보통 Power Supply Voltage Level을 안정화하는데 사용합니다. IC를 기판 내부에 내장하면 패키지 크기 감소 및 두께를 줄일 수 있습니다.

EPS, EDS 기판
2. ETS(Embedded Trace Substrate)

ETS는 회로 패턴이 절연재 안에 묻혀있는 형태의 회로 기판입니다. 기판은 Coreless 구조로 Cost 증가 없이 미세회로 구현이 가능하여 레이어 다운 설계에 용이(4L → 3L) 합니다.
또한 에칭 공정이 패턴 폭에 영향을 주지 않으므로, 회로 폭을 정밀하게 제어할 수 있습니다.

ETS 기판의 레이어수에 따른 단면 모습. [2Layer Buried Trace, 3Layer Buried Trace, 4Layer Buried Trace]

Lineup

Lineup by Specification
Mass Production Sample Available
Lineup by Specification - Routing Density, Low Z-Height에 대한 내용을 제공합니다.
Routing Density Build-Up Line Width / Space 8 / 10um (Mass Production) 7 / 9um (Sample Available)
BVH / Pad Registration 50 / 80um (Mass Production) 45 / 75um (Sample Available)
SRO Diameter SR Registration 55 ± 8um (Mass Production) 50 ± 8um (Sample Available)
FC Bump Pitch (Peripheral) 35um (Mass Production) 30um (Sample Available)
FC Bump Pitch (Area) 125um (Mass Production) 125um (Sample Available)
Low Z-Height Core / PPG Thickness 40 / 18um (Mass Production) 35 / 15um (Sample Available)
SR Thickness 8 ± 3um (Mass Production) 7 ± 2um (Sample Available)

WBCSP(Wire Bonding Chip Scale Package)

Gold Wire로 반도체 칩과 패키지 기판을 연결하고, 반도체 Chip 크기가 기판 면적의 80% 넘는 제품을 일반적으로 WBCSP라고 합니다. Chip과 PCB 간 연결에 Gold Wire를 이용하며, 멀티 패키징이 가능하여 메모리 Chip에 주로 사용합니다. 특히, UTCSP(Ultra Thin CSP) 제품은 0.13㎜ 이하의 두께로 제품을 제작할 수 있고 Chip to PCB Connection 이 자유롭기 때문에 Multi Chip Packaging 가능하며 동일 두께의 Package 대비 고성능을 구현할 수 있습니다.

적용분야
모바일용 메모리 칩
WBCSP(Wire Bonding Chip Scale Package) 부품의 구성요소[1. Mold, 2.Tape Substrate, 3.Gold Wire, 4.Solder Ball, 5.Copper Trace], Gold Wire가 칩별로 연결된 모습.

Lineup

Lineup by Specification
General WBCSP Road Map of HVM / Sample Product Mass Production Sample Available
Lineup by Specification - Routing Density, Low Z-Height에 대한 내용을 제공합니다.
Routing Density Bond Finger Pitch 65P (37 / 15, Ni 2) (Mass Production) 60P (32 / 15, Ni 2) (Sample Available)
Line Width / Space 50 Pitch (Mass Production) 40 Pitch (Sample Available)
SRO Diameter Tolerance ± 15um (Mass Production) ± 10um (Sample Available)
Ball SR Registration
(After Compensation)
± 17.5um (Mass Production) ± 16um (Sample Available)
Low Z-Height Core/PPG
Thickness
2Layer 80um (Mass Production) 80um (Sample Available)
3Layer 80um (Mass Production) 80um (Sample Available)
4Layer 120um (Mass Production) 120um (Sample Available)
Lineup by Structure
Mass Production Sample Available
Lineup by Structure - Core, Layer Count, Pattern, Structure에 대한 내용을 제공합니다.
Core Layer Count Pattern Structure
Cored (Mass Production) 2Layer (Mass Production) Normal (Mass Production)
Cored (Mass Production) 4Layer (Mass Production) Normal (Mass Production)
Coreless (Mass Production) 3Layer (Mass Production) Normal (Mass Production)
Coreless (Mass Production) 4Layer (Mass Production) Normal (Mass Production)

SiP(System in Package)

Package 안에 여러 개의 IC와 Passive Component가 실장 되어 복합적인 기능을 하나의 System으로 구현하는 제품입니다. 또한 PA(Power Amplifier)와 같은 제품에 사용되어, 방열 특성을 가지고 있습니다. 제품 시리즈로는 Flip-Chip SiP와 Coreless가 있습니다.

적용분야
PA(Power Amplifier), PAMID (Power Amplifier Module with Integrated Duplexer), FEMID(Front-End Module with Integrated Duplexer), SAW Filter, BAW Filter,
Diversity FEM, Switch 등 각종 RF부품

특징

1. 소형화

여러 개의 IC 및 수동소자가 하나의 Module에 통합되어 Package 소형화 구현이 가능합니다.

SiP 부품 구성요소. [1.SiP, 2.Die1, 3.Die2, 4.Die3]

2. 얇은 박판 구현

초 박판 구동성 확보로 0.2mm 두께 기판(6층 기준) 구현이 가능합니다.

SiP의 특징인 얇은 박판 구현을 설명하기 위한 두께별로 기판의 단면도. [0.2T 6L RF-SiP(200um), 0.27T 8L RF-SiP(270um), 10L ~, 5G 안테나 모듈]

주요핵심기술

1. Coreless RF-SiP

Coreless 공법으로 절연 두께를 낮추어 EMI(Electro Magnetic Interference) 및 Parasitic Inductance를 제어하여 신호 특성을 향상시킬 수 있으며, 이를 기반으로 Thin Substrate를 구현할 수 있습니다.

Coreless 공법을 이용해 절연두께를 낮춘  Coreless 기판과 Cored 기판의 단면도 비교. [Cored 기판(45um core), Coreless 기판(20um dielectric) *Thin substrate 구현 가능]
2. ENEPIG 표면 처리

ENEPIG 표면 처리 기술은 아래와 같은 특성을 가지고 있습니다.

  • 1) Thin Ni ENEPIG

    - Bonding Pad의 Ni 두께를 감소하여 RF 특성을 개선

    ENIG/ENEPIG(Gold, Nickel, Copper, Palladium) 와 Thin Ni ENEPIG(Gold, Nickel, Palladium, Copper) 두께 차이 비교. [ENIG/ENEPIG(Ni 두께: 5~6.5um) , Thin Ni ENEPIG(Ni 두께: 0.1um)]
    * ENIG : Electroless Nickel Immersion Gold
    * ENEPIG : Electroless Nickel Electroless Palladium Immersion Gold
  • 2) Selective ENEPIG

    - 동일면내 이종 표면처리가 가능(ENEPIG + OSP)

    ENEPIG와 OSP를 동일면내 이종처리한 모습(ENEPIG+OSP)
    * OSP : Organic Solderability Preservative

Lineup

Lineup by Specification
Mass Production Sample Available
Lineup by Specification - Layer Structure, Line Width / Space, Bump Pitch, Cu Thickness, Surface Finish에 대한 내용을 제공합니다.
Layer Structure Cored 4L / 6L / 8L (Mass Production) 4L / 6L / 8L (Sample Available)
Coreless 5L / 7L (Mass Production) 6L / 8L / 9L (Sample Available)
Line Width / Space 25 / 25 um (Mass Production) 20 / 30 um (Sample Available)
Bump Pitch 150 um (Mass Production) 130 um (Sample Available)
Cu Thickness 15 um (Mass Production) 15 um (Sample Available)
Surface Finish Direct Au, Thin ENEPIG Selective ENEPIG (Mass Production) Direct Au, Thin ENEPIG Selective ENEPIG (Sample Available)

FCBGA(Flip Chip Ball Grid Array)

고집적 반도체 칩을 메인보드와 연결하기 위한 고집적 패키지 기판입니다. 반도체 칩과 패키지 기판을 Flip Chip Bump로 연결하며, 전기 및 열적 특성을 향상시킨 고집적 패키지 기판입니다. 또한 CPU 기판 회로의 고집적화로, 기판 층수 증가 및 층간 미세 정합을 요구하며, 동시에 세트 슬림화를 위한 박형 기판 제조 능력이 요구됩니다.

적용분야
PC, Server, TV, Set Top Box, Automotive, Game Console
년도별(17년~20년) FCBGA 층수 및 정합, 회로 변화 도식화
년도별(17년~20년) PC(CPU), Autmotive(infotainment) AVN, FCBGA의 층수 및 정합, 회로 변화 데이터를 제공합니다.
구분 17년 18년 19년 20년
PC(CPU) Fab : 14nm Fab : 14nm Fab : 10nm Fab : 7nm
Autmotive(infotainment) AVN Fab : 28nm Fab : 14nm Fab : 10nm Fab : 7nm
FCBGA 층수 10층(4-2-4)
정합(Land to Pad) 14um 12.5um
회로(Line/Space) 8/8um
* CPU 14nm : 8층, 14.5um LtP에서 CPU 10nm : 10층, 14um LtP로 기판 제조 난이도가 증가합니다.

Lineup

FCB는 Standard Core, Thin Core 제품이 있습니다. Mass Production Sample Available

Lineup FCB Core Thickness(um), Line Width/Space Bump Pitch (Mass Volume) - 범위 (4L, 6L, 8L, 10L, 12L, 14L, 16L)에 대한 Standard Core, Thin Core 내용을 제공합니다.
Core Thickness (um) Line Width/Space
Bump Pitch
(Mass Volume)
 
4L 6L 8L 10L 12L 14L 16L
Standard Core 800 9 / 12 um
130 um
Mass Production Mass Production Mass Production Mass Production Mass Production Mass Production Mass Production
700 Mass Production Mass Production Mass Production Mass Production Mass Production Mass Production Sample Available
400 Mass Production Mass Production Mass Production Mass Production Mass Production Mass Production Sample Available
Thin Core 250 13 / 14 um
130 um
Mass Production Mass Production Mass Production Sample Available      
200   Mass Production Mass Production Sample Available      
100   Mass Production Sample Available        

*um은 ㎛을 의미합니다.

추천 메뉴

TOP